北京博原科技有限公司
Boyuan Technology Co. Ltd

IP核

PCIe 3.0 Controller IP

北京博原科技的PCI Express 3.0控制器IP核,提供高带宽、高可靠性的PCIe控制器软核解决方案,支持多种链路速度和链路宽度配置,满足不同场景下的应用需求。IP核物理层接口符合PIPE3.0协议标准,发送/接收均衡接口兼容Xilinx PCIe PHY IP v1.0。

关键特征:

  • 支持两种功能模式:Endpoint(EP)、Root Port(RP)
  • 支持链路速度配置:2.5 GT/s, 5.0 GT/s, 8.0 GT/s
  • 支持链路宽度配置:x1, x2, x4, x8
  • 支持上下游配置:Root port, End Point
  • 支持最大负载: 128B/256B/512B/1024B
  • 中断支持:Legacy、MSI、MSIx
  • 支持PCIe扩展功能:AER、DSN、LTR、TPH Requester
  • 支持PCIe电源管理:L0s、L1
  • 物理层接口:符合PIPE3.0协议标准
  • 8 GT/s均衡接口:兼容Xilinx PCIe PHY IP v1.0
  • 用户接口:两组4通道标准AXI Stream总线。数据位宽为128/256bit,频率为62.5/125/250MHz
  • 支持全双工通信
  • 传输层流控:各类型Credit可配置
  • 链路层数据缓冲Buffer:可配置
  • 链路层采用独有的重发算法,使得TX Buffer和Replay Buffer复用。灵活的重发机制确保数据快速成功重传
  • 双时钟设计,链路层LCRC运行在用户时钟域uclk,更易获得时钟收敛
  • MAC层去抖动:8b/10b采用寄存器链校准,128b/130b采用同步FIFO校准
  • 支持AXI Memory Mapped Bridge:可选
  • PHY兼容性:支持Xilinx PCIe PHY,7系列运行在8.0GT/s时需要集成第三方128b/130b软PCS

应用范围

支持数据运算和数据传输应用,尤其适合高性能、低成本、易升级维护和高可靠性要求的应用场景:

  • 插入式运算卡
  • 芯片直连卡
  • 网络接口卡
  • 有线/无线通信卡
  • 数据通信网络
  • 无线通信网络

结构示意图

PCIe 3.0 Controller IP Core Block Diagram

实现示例 A: 3.0x8"

PCIe3.0 RP:

  • 最大负载-1024B
  • 链路速度-8.0GB/s,链路宽度-x8
  • 集成PCIe AXI Memory Mapped Bridge
  • 实现器件:Alinx Z19-Xilinx xczu19eg-ffvc1760-2-i

PCIe3.0 EP:

  • 最大负载-1024B
  • 链路速度-8.0GB/s,链路宽度-x8
  • 集成PCIe AXI Memory Mapped Bridge
  • 实现器件:米联客MZU07A-Xilinx xczu7eg-ffvc1156-2-i

应用层采用Boyuan AXI Master IP:

PCIe Controller IP Core Test Block Diagram

PCIe Controller IP Core Test Board Diagram

Table A-1. Synthesis Resource Estimation (Vivado 2020.2)

  Resource

  Estimation

  Available

  Utilization %

  LUT(RP/EP)

 

  44364/44785

 

  522720/230400

 

  8.49/19.43

  LUT RAM(RP/EP)

 

  960/984

 

  161280/101760

 

  0.59/0.96

  FF(RP/EP)

 

  62806/63706

 

  1045440/460800

 

  6.00/13.82

  BRAM(RP/EP)

 

  43/51

 

  984/312

 

  4.3/16.3

Table A-2.PCIe3.0 Controller Test Latency/Throughput using AXI Master

  Length

  Memory Write

  Memory Read

  BAR-DW

  0.09 us

  1.08 us

  BAR-QW

  0.09 us

  1.08 us

  DMA-1 MB

  6755 MB/s

  6710 MB/s

  DMA-8 MB

  6767 MB/s

  6733 MB/s

注:测试受到链路稳定性影响。例如链路在数据传输时电源不稳定导致LCRC校验出错,会触发链路Replay,进而对性能造成较大影响。

技术特征

  • 针对FPGA应用优化,资源占用率低
  • 优化的时序路径,更容易时钟收敛
  • AXI Stream数据接口(不带AXI Memory Mapped Bridge)
  • AXI4数据接口(带AXI Memory Mapped Bridge)
  • 独有的链路层重发算法,消耗RAM资源少
  • 独有的链路层CRC运算结构,FPGA设计中易获得时钟收敛
  • 流控大小可配置,各类型流控可单独分配
  • 可选服务:AXI Memory Mapped Bridge
  • 可选服务:AXI Master/DMA Test IP

标准的接口协议

销售代表邮箱: sale@bjbytech.com

技术咨询邮箱: tech@bjbytech.com

技术咨询电话: +8613601005061

技术支持

从交货日起提供为期6个工作月的免费技术支持,包括电话咨询和电子邮件咨询。技术问题响应时间不超过三个工作日。

功能及时序验证

IP核在发布前,已经通过了大量的仿真,以及必要的FPGA验证。

授权内容

IP核授权方式和技术文件:

  • FPGA网表(EDIF)
  • 完整的仿真或测试平台
  • 综合脚本
  • 用户手册,测试报告等技术文档
  • 软件驱动,测试例程
  • FPGA工程示例

评估/购买:

  • : sale@bjbytech.com
  • : +86-13601005061